v1.3
update 2:
 - исправлена проблема с моделированием элементов PAU_DIFF_CAP_FB и OUTPUT_1x5_ADR
 – исправлено ограничение количества элементов VSS до 176
 v1.4
  Общее:
 - улучшен алгоритм автоматической трассировки
 - в элементы 5400TPxxx_core добавлены параметры .SAVE для сохранения только необходимых сигналов
 ПАИС:
 - добавлена вторая часть блока SPM, ей соответствует элемент SPM_mini2 в ПАИС
 - исправлена адресация коммутации блока SPM в микросхемы ПАИС
 - устранение некорректной работы импорта параметров (настройка ЛДО)
 - переопределение выходных площадок ведущих в мультиплексор в ПАИС
 - визуальное изменение некоторых элементов в ПАИС
 ПАМС:
 - добавлены 9 схем типовых проектов в ПАМС
 ПАЦИС:
 - исправлена конфигурация АЦП-1 в ПАЦИС
v1.5
ПАЦИС:
 - добавлено визуальное отображение направления работы DIO в ПАЦИС
 - добавлены параметры настройки тока в площадках DIO блока FPGA в ПАЦИС
 - добавлена поддержка Icarus Verilog
 - улучшен pinplanner
 - добавлено поле команд в FPGA Settings
 - добавлена возможность выполнения статического анализа
 - исправлена ошибка в цифровой трассировке, связанная с пересечением незанятых входов LUT
 - исправлена ошибка прораммирования LUT при объединении с DFF
 - исправлена ошибка парсинга шин Verilog в pinplanner
ПАИС:
 - добавлена цветная подсветка путей после автоматической трассировки
 - улучшена модель CAU
 - восстановлены скрипты copy/paste keys
 - добавлена возможность остановки процесса автоматической трассировки
 - изменены номера площадок мультиплексоров на 52-57
 - улучшен блок верификации пользовательской схемы
ПИКЛ:
 - добавлено 9 схем типовых проектов
v1.6
Общее:
 - Улучшена эффективность трассировки
 - Автоматический запрос настроек при первом запуске программы
 - Добавлена русская локализация ошибок
ПАЦИС:
 - Исправлены режимы SPI интерфейса для работы с atmega
 - Добавлена автоматическая синхронизация выходных площадок ПЛИС
 - Добавлены более точные настройки конфигурации блока PAM
 - Добавлена возможность использования именных площадок в ПЛИС
 - Улучшена интеграция icarus verilog
ПАИС:
 - Объединён импорт ключей с ПАЦИС
 - Добавлен скрипт PointToPoint из CYGELENG версии
ПАМС:
 - Исправлена модель ИОН
v1.6u2
ПАИС:
 - Исправлена ошибка трассировки элементов CAU_CONF и PAU_CONF
v1.6u3
ПАИС:
 - Исправлена ошибка связи элементов SPM
v1.6u4
ПАИС:
 - Исправлена ошибка, в некоторых случаях, приводаящая к невозможности моделирования общей схемы.
v1.6u5
ПАИС
 - Увеличены веса глобальных путей для более эффективной трассировки высокочастотных схем.
v1.6u6
ПАИС
 - Добавлен блок CAU_CAP_FB
 - Исправлена ошибка восстановления для больших схем, возникающая из-за недостатка оперативной памяти
 - Улучшена производительность восстановления схемы
v1.6u7
ПАИС
 - Переделана модель PAU_COMP. Ивертирован сигнал в соотвествии с работой реального блока.
v1.6u8
ПАИС
 - Исправилена ошибка в трассировке. Когда трассировка занимала блок, указанный в параметре known_address в схеме и успешно финишировала.
 - Исправлен скрипт Delete Unused Part, добавленно автоматическое удаление всех arc.
 - Исправлен блок PAU_CONF, CAU_CONF. Добавлены параметры known_address и паразиты для автотрассировки.
v1.6u81
ПАИС
 - Добавлены параметры known_address для блоков CAP и RES.