5400ТР105-001

5400ТР105-001

Контроллер архитектуры 8051 с возможностью встроенного управления и конфигурирования аналоговых и аналогово-цифровых блоков

Микросхема 5400ТР105-001 представляет собой малопотребляющий контроллер c архитектурой ядра 8051 для бортовых систем управления с диапазоном рабочих частот до 8,0 МГц (тактирование системы осуществляется тремя способами: внешний кварцевый резонатор, внутренний RC-генератор, ФАПЧ). В микросхеме реализовано 24 универсальных порта ввода/вывода. Встроенные аналоговые модули: АЦП, ЦАП, источник опорного напряжения, RC-генератор, супервизор питания, масштабирующий ОУ, мультиплексор, термодатчик, блок ФАПЧ, линейные регуляторы напряжения.

Микросхема работает как в отладочном режиме с возможностью многократного перезаписывания конфигурационной последовательности, так и в основном режиме после записи информации в однократно программируемые ячейки постоянной памяти. После программирования микросхема готова к работе при включении питания, времени на загрузку не требуется.

Номер ТУ

АЕНВ.431260.544ТУ
карта заказа КФЦС.431260.012-001Д16

Тип корпуса

5142.48-А  (Скачать STEP-модель)

Перспективная разработка
Температурный диапазон

от –60°С до +125°С

Характеристики

Напряжение питания 5,0 В ± 10%;
Динамический ток потребления не более 10 мА.

Особенности микроконтроллерного ядра:
− тактовая частота 8,0 МГц;
– машинный цикл: 1 такт/5 тактов системной частоты;
− интегрированное управление АЦП, ЦАП, аналоговым мультиплексором, термодатчиком;
− возможность выбора тактового сигнала (ФАПЧ, кварцевый генератор, RC-генератор);
− возможность настройки выходной частоты ФАПЧ (3 бита);
− возможность программирования выходной частоты RC-генератора (5 бит);
− возможность программирования коэффициента усиления масштабирующего ОУ (6 бит);
− 24 универсальных портов ввода/вывода (GPIO);
− вывод с открытым стоком для интерфейса 1-Wire.

Память микросхемы:
– внутренняя память программ 4 КБайта;
– работа только с внутренней памятью программ;
– внутренняя память данных 256 Байт.

Периферия:
− 2 интерфейса SPI;
– 2 интерфейса UART;
− интерфейс JTAG;
− двухпроводной интерфейс связи I2C;
− универсальный последовательный асинхронный приемопередатчик UART с настраиваемой скоростью передачи;
− 24 универсальные линии ввода/вывода с индивидуальной настройкой направления;
− два 16-разрядных таймер/счетчика с 8-разрядным программируемым предделителем;
− 24-разрядный счетчик;
− 1 сторожевой таймер;
− модуль перевода системы в режим пониженного энергопотребления (SLEEP). 

Структурная схема