5400ТР094 ПАЦИС

5400ТР094 ПАЦИС

Общее описание

Программируемая аналого-цифровая интегральная схема


Микросхема предназначена для реализации аналого-цифровых интегральных схем путем электрического программирования пользователем коммутации между встроенными блоками.

Режимы работы:
– режим отладки с возможностью многократного перепрограммирования (режим SOFT);
– режим финальной конфигурации с записью в энергонезависимую память (режим HARD).

Состав микросхемы: 
– программируемый логический блок;
– 12 усилительных блоков;
– 4 блока на переключаемых конденсаторах;
– 10 блоков пассивных компонентов;
– 8 блоков свободной конфигурации;
– 2 АЦП;
– 2 ЦАП;
– 18 блоков аналогового ввода/вывода;
– 18 блоков цифрового ввода/вывода;
– 2 драйвера силового ключа;
– 4 мультиплексора;
– источник опорного напряжения;
– линейный регулятор напряжения.

Тип корпуса
Номер ТУ

АЕНВ.431260.543ТУ

Температурный диапазон

от –60°С до +85°C

Состояние разработки

Опытные образцы («ВП», «ОТК»)
Серийное освоение 2 квартал 2020 г.

Отладочный комплект

КФЦС.441461.070

Характеристики

  • Напряжение питания 5,0 В;
  • Коэффициент усиления усилительного блока 100 дБ;
  • Напряжение смещения усилительного блока 1,5 мВ;
  • Частота единичного усиления усилительного блока 2 МГц;
  • Задержка переключения компаратора усилительного блока 0,2 мкс;
  • Скорость нарастания выходного напряжения 2 В/мкс;
  • Сопротивление блока пассивных компонентов 10х80 кОм;
  • Емкость блока пассивных компонентов 2х8 пФ;
  • Разрешающая способность АЦП 14 бит;
  • Максимальная частота дискретизации АЦП 1 МВыб/с;
  • Дифференциальная нелинейность АЦП 1 МЗР;
  • Интегральная нелинейность АЦП 5 МЗР;
  • Разрешающая способность ЦАП 14 бит;
  • Время установления выходного напряжения ЦАП 0,2 мкс;
  • Дифференциальная нелинейность ЦАП 1 МЗР;
  • Интегральная нелинейность ЦАП 5 МЗР;
  • Наработка на отказ в облегченном режиме 160 000 часов;
  • Стойкость к СВВФ.

Структурная схема