5112НВ035

5112НВ035

14-ти разрядный 50 МВыб/с конвейерный АЦП со встроенной автокалибровкой и параллельным КМОП/LVDS интерфейсом выходных данных

Микросхема 5112НВ035 – 14-ти разрядный АЦП конвейерного типа с параллельным интерфейсом выходных данных.

АЦП использует двухканальную архитектуру с временным перемеживанием (time interleaving). Принципы, заложенные в архитектуре АЦП, опираются на методы цифровой автокалибровки. Для устранения нестабильности кода, возникающего из-за возможной неидентичности каналов, используется усреднение двух соседних выборок.

Выходные данные представлены бинарным кодом со смещением или дополнительным кодом. Выбор формата выходных данных осуществляется с помощью вывода DATATYPE.

Выходные данные могут быть представлены как КМОП логическими уровнями, так и LVDS. При этом возможно также третье (высоко-импедансное) состояние логических выводов. Выбор формата представления логических уровней осуществляется с помощью вывода DATAMODE.

АЦП имеет расширенные возможности по приему входных тактовых сигналов. Возможна подача однофазного (CLK) или парафазных (CLK, nCLK) тактовых сигналов с размахом цифровых КМОП уровней (0 – 3,5 В) и скважностью 2, LVDS уровней.

Возможно использование как встроенного, так и внешнего опорного напряжения, значение которого определяет максимальную амплитуду входного сигнала. В микросхеме реализована функция автокалибровки.

Номер ТУ

АЕНВ.431320.238ТУ

Тип корпуса

5142.48-А
Скачать STEP-модель
Скачать Gerber-файлы

Статус разработки

Серийно освоена
Включена в Перечень ЭКБ

Температурный диапазон

от –60°С до +125°С

Характеристики

Напряжение питания 3,15 В ... 3,7 В;
14 разрядов;
Частота дискретизации 50 МВыб/с;
Дифференциальный вход с полосой пропускания до 500 МГц;
SFDR (типовое) 80 дБ;
DNL (типовое) 0,6 МЗР;
INL (типовое) 3,5 МЗР;
Встроенный источник опорного напряжения;
КМОП/LVDS цифровой выход данных (бинарный со смещением/дополнительный код).

Структурная схема