Микросхема сбора и обработки телеметрической информации на базе 32-х разрядного RISC-V микроконтроллера

5400TP194 является радиационно-стойкой программируемой пользователем аналого-цифровой микросхемой сбора и обработки телеметрической информации на базе 32-х разрядного RISC-V микроконтроллера. Микросхема изготавливается по радиационно-стойкой КМОП КНИ технологии.

Функциональные возможности микросхемы:

• программирование со стороны пользователя встроенного микроконтроллера, конфигурируемой логической матрицы, конфигурируемых аналоговых и аналого-цифровых блоков. Конфигурирование аналоговых блоков осуществляется динамически при выполнении программ пользователя;
• сбор телеметрической информации за счет программируемых встроенных мультиплексированных источников опорного тока, программируемых инструментальных усилителей и аналоговых мультиплексоров напряжения;
• предварительное усиление аналоговых сигналов с конфигурируемыми параметрами, аналого-цифрового преобразования для последующей обработки во встроенном вычислительном ядре;
• микросхема позволяет формировать аналоговые управляющие сигналы за счет использования встроенных ЦАП. Возможна динамическая программная подстройка аналоговых опорных уровней датчиков для каждого канала.

Характеристики

64 аналоговых канала опроса датчиков;
4 АЦП 12 разрядов;
4 ЦАП 12 разрядов;
2 генератора опорных токов;
12 программируемых усилителей/компараторов;
Возможность использования встроенного или внешнего ИОН;
Возможность динамического программного управления настройками каждого аналогового канала;
Встроенный FPGA на 1800 LUT;
32 разрядное CPU (RISC V Ibex) с программируемой тактовой частотой до 30 МГц;
ОЗУ до 64 кБ;
ОППЗУ (ОТР) до 128 кБ;
Возможность загрузки из внешней FLASH памяти;
До 64-х GPIO c возможностью выбора уровня лог. «1» от 1,65 В до 5,25 В;
Встроенные контроллеры интерфейсов (по 2 каждого): MILSTD1553B, CAN, UART, I2C, SPI, 1-Wire;
2 контроллера SpaceWire c LVDS приемниками и передатчиками;
Сбое-устойчивая радиационно-стойкая КМОП КНИ технология;
Возможность холодного резервирования цифровых и аналоговых выводов.

Структурная схема