Программируемая пользователем аналого-цифровая микросхема 5400ТР094 (ПАЦИС)

Микросхема 5400ТР094 предназначена для реализации аналоговых и аналого-цифровых интегральных схем путем электрического программирования коммутации между встроенными блоками на стороне пользователя.

Микросхема имеет два режима работы:

• режим отладки с возможностью многократного перепрограммирования (режим SOFT)
• режим финальной конфигурации с записью в однократно программируемую энергозависимую память (режим HARD)

Микросхема выполнена по отечественному КМОП КНИ технологическому процессу и размещается в 144-выводном металлокерамическом корпусе 4228.144-1. Микросхема отличается высокой надежностью (наработка на отказ составляет не менее 160 000 ч) и стойкостью к специальным воздействующим факторам, в том числе в условиях космического пространства (гарантированное отсутствие отказов при воздействии тяжелых заряженных частиц и стойкость к накопленной дозе).

Программируемое ядро микросхемы 5400ТР094 состоит из трех основных частей: цифрового, аналого-цифрового и аналогового блоков.

Цифровой блок содержит логические элементы и ячейки хранения состояния данных. Емкость цифровой части — 1700 логических элементов, каждый из которых состоит из трехвходового LUT и D-триггера. В составе цифрового блока реализован универсальный последовательный SPI-интерфейс для прямого управления АЦП и ЦАП.

Аналого-цифровой блок обеспечивает взаимосвязь аналоговой и цифровой части микросхемы. В своем составе имеет два АЦП и два ЦАП разрядностью до 14 бит, аналоговые мультиплексоры и демультиплексоры, а также регистры хранения данных для последовательного и параллельного вывода.

Аналоговый блок состоит из программируемых усилительных блоков, схем на переключаемых конденсаторах, блоков пассивных компонентов и модулей свободной конфигурации для проектирования узлов с произвольной электрической схемой на уровне отдельных транзисторов, резисторов и конденсаторов. Также в составе аналоговой части имеются драйверы силовых ключей. Структурная схема микросхемы 5400ТР094 представлена на рис. 1.

Рисунок 1. Структурная схема

Основные характеристики программируемого усилительного блока (типовые значения):

• коэффициент усиления: не менее 100 дБ
• напряжение смещения: не более 100 мкВ (при использовании чоппер-стабилизации)
• задержка переключения компаратора: не более 0,2 мкс
• частота единичного усиления: не менее 2 МГц
• скорость нарастания выходного напряжения: не менее 2 В/мкс

Блоки пассивных компонентов, предусмотренные в составе микросхемы, содержат программируемые резисторы, конденсаторы, тактируемые ключи и выводы положительного и отрицательного питания. Блоки предназначены для работы в составе более сложных схем вместе с усилительными блоками.

Наряду со встроенными аналоговыми блоками микросхема содержит модули, предназначенные для программирования узлов с произвольной электрической схемой на уровне отдельных транзисторов, резисторов и конденсаторов. Такой блок свободной конфигурации содержит 16 n-МОП транзисторов, 16 p-МОП транзисторов, резисторы и конденсаторы.

Также в микросхеме реализовано два АЦП последовательного приближения с последовательным интерфейсом выходных данных. Для удобства использования управление АЦП осуществляется через SPI-интерфейс как из цифровой части, так и с внешних контактных площадок

Основные характеристики АЦП:

• разрешающая способность: до 14 бит;
• частота дискретизации: до 1 Мвыб/с;
• дифференциальная нелинейность: ±1 МЗР;
• интегральная нелинейность: ±5 МЗР.

В состав аналого-цифрового интерфейса вхо-дит два ЦАП R-2R архитектуры с сегментированием старших разрядов. Управление ЦАП осуществляется через SPI-интерфейс из цифровой части и с внешних контактных площадок.

Основные характеристики ЦАП:

• разрешающая способность: до 14 бит
• время установления выходного напряжения: не более 0,2 мкс;
• дифференциальная нелинейность: ±1 МЗР;
• интегральная нелинейность: ±5 МЗР.

Для связи ядра с контактными площадками по периферии кристалла расположены 36 портов ввода/вывода (18 цифровых и 18 аналоговых).

Порт аналогового ввода/вывода содержит в своем составе аналоговый и цифровой буфер. Аналоговый буфер построен на основе операционного усилителя с нагрузочной способностью 20 мА. Цифровой буфер используется для вывода сигналов с выходов компараторов.

Порт цифрового ввода/вывода обеспечивает трансляцию уровней логического сигнала между выводом площадки и внутренними уровнями программируемого цифрового блока. Диапазон уровня логической «1» на площадке может лежать в пределах 1,8–5 В. Блок также позволяет программировать нагрузочную способность (5–300 мА) или отключение площадки (переход ввысокоимпедансное состояние).

Микросхема содержит две высоковольтные выходные аналоговые площадки, которые обеспечивают возможность работы с выходным напряжением до 10 В с нагрузочной способностью буфера до 300 мА.

Помимо программируемых блоков микросхема содержит источник опорного напряжения, линейные регуляторы напряжения и драйвер силового ключа

Для разработки проектов на базе ПАЦИС 5400ТР094 компания «Дизайн Центр «Союз» предоставляет специализированный отладочный комплект, включающий ПО для проектирования и расчета электрических схем, ПО для программирования ИМС, макетную плату, программатор и интерфейсные провода (рис. 2).

Опытные образцы микросхемы 5400ТР094 и отладочный комплект доступны для заказа. Включение микросхемы в Перечень ЭКБ и начало серийных поставок запланировано на первый квартал 2020 года.

Маршрут проектирования состоит из следующих шагов:

1. Разработка принципиальной электрической схемы аналоговой части.
2. Проектирование цифровой части.
3. Синтез блоков на переключаемых конденсаторах.
4. Смешанное моделирование всей схемы.
5. Создание конфигурационной последовательности.
6. Прошивка микросхемы в режиме отладки и ее макетирование.
7. Прошивка микросхемы в однократно программируемую энергозависимую память.

Пункты 1–5 маршрута реализуются на предоставляемом САПР, пункты 6 и 7 — на отладочном комплекте.

Проектирование аналоговой части выполняется с помощью предоставляемой библиотеки СФ-блоков, таких как ОУ в различных включениях, АПЦ, ЦАП, резисторы, конденсаторы и др. Также библиотека содержит отдельные элементы для создания схем из транзисторов, резисторов и конденсаторов. Моделирование результатов проводится с учетом сопротивления коммутационных ключей и емкости шин трассировки.

Проектирование цифровой части осуществляется на языке Verilog или с помощью соединения отдельных логических элементов (инвертор, 2И-НЕ, 2ИЛИ-НЕ, триггер и т. д.). Логический синтез, размещение в базисе микросхемы и трассировка выполняются автоматически. Моделирование результатов выполняется с учетом задержек межсоединений и емкостной нагрузки выходов логических элементов. Пример схемы, реализованной на символьных элементах, представлен на рис. 3.

Блок на переключаемых конденсаторах позволяет реализовать функции фильтрации, сигма-дельта модуляции первого или второго порядка. Построение фильтра осуществляется в три этапа: синтез идеальных коэффициентов фильтра, калибровка коэффициентов и конфигурирование блока в соответствии с подобранными коэффициентами. Для синтеза пользователю необходимо указать требуемые характеристики (порядок и тип фильтра, частота среза и др.) и запустить автоматическое построение фильтра. На рис. 4 представлено окно программы для проектирования фильтров с рассчитанными АЧХ и ФЧХ в зависимости от заданных параметров.

САПР поддерживает смешанное моделирование аналоговой и цифровой части, что позволяет отладить финальную схему на компьютере без программирования самой микросхемы (рис. 5). Одновременно создается конфигурационный файл.