Отечественный 18-разрядный 200-Квыб/с АЦП последовательного приближения

Версию статьи, опубликованную в журнале «Электронные компоненты» №3'2025, вы можете прочитать по ссылке.

Компания «Дизайн Центр «Союз» продолжает развивать серию отечественных АЦП разной архитектуры. Все микросхемы соответствуют критериям «Интегральная схема первого уровня» согласно 719-му Постановлению Правительства РФ от 17.07.2015 г.

С полным перечнем освоенных микросхем АЦП, их краткими характеристиками и описанием прецизионного дельта-сигма АЦП 5400ТР045А-025 можно ознакомиться в предыдущей статье. В дополнение отметим, что микросхема 5400ТР045А-025 серийно освоена, заявка на включение в Перечень ЭКБ подана; микросхема К5400ТР045В-025 включена в каталог промышленной продукции ГИСП, номер реестровой записи – 10595530.

Дальнейшее развитие серии отечественных АЦП – 18-разрядный 200-Квыб/с АЦП последовательного приближения 5400ТР045А-049.

Основные характеристики:

• Разрядность: 18 бит
• Частота дискретизации: 200 Квыб/с
• Интегральная нелинейность: 3,0 МЗР
• Дифференциальная нелинейность: 0,5 МЗР
• Отношение сигнал/шум (SNR): 93 дБ
• Отношение сигнал/шум и искажения (SINAD): 92 дБ
• Cвободный от гармоник динамический диапазон (SFDR): 102 дБ
• Коэффициент подавления синфазной составляющей (CMRR): 80 дБ
• Напряжение питания: 5,0 В
• Ток потребления: 9,0 мА
• Ток потребления в режиме Shutdown: 100 мкА

Микросхема 5400ТР045А-049 поддерживает три функциональных состояния: RST (сброс), ACQ (выборка) и CNV (преобразование). Состояние микросхемы определяется состоянием управляющих сигналов CNV и nRST (рис. 1).

Состояние RST (Reset) предназначено для инициализации и сброса всех регистров в начальное состояние.

Состояние ACQ (Acquisition) используется для выборки аналогового входного сигнала. Микросхема переходит в состояние ACQ при включении питания, после выхода из режима Shutdown, после асинхронного сброса и в конце каждого преобразования.

Передача данных

Управление АЦП осуществляется по SPI-интерфейсу, режим работы: slave, MSB first, CPOL = 0, CPHA = 0. Для управления микросхемой имеются три команды (табл. 1), которые задаются по выводу SDI. Чтение преобразованных данных осуществляется по выводу SDO в следующем цикле передачи данных

Ограничений на количество тактовых импульсов в рамках одного кадра передачи данных нет:

• если значение тактовых импульсов SCLK < 20 (короткий командный кадр), то микросхема обрабатывает данные по SDI как команду NOP;
• если значение тактовых импульсов SCLK = 20 (оптимальный командный кадр), то микросхема обрабатывает 20 бит принятых данных по SDI как доступную команду;
• если значение тактовых импульсов SCLK > 20 (длинный командный кадр), то микросхема обрабатывает только последние 20 бит данных по SDI.

На рис. 2 приведена временная диаграмма длинного командного кадра передачи, а в табл. 2 – справочные данные к рис. 2.

В коротком командном кадре команды операции записи в устройство становятся недействительными, однако биты выходных данных, переданные во время короткого кадра, – действительные. Поэтому можно использовать короткий командный кадр для считывания только необходимого количества старших битов из 20 бит слова.

Взаимодействие циклов преобразования и кадров передачи данных

Контроллер управляет устройством с желаемой пропускной способностью, чередуя циклы преобразования и кадры передачи данных.

На рис. 3 показаны три цикла преобразования: C, C+1 и C+2.

Преобразование C инициируется передним фронтом CNV в момент времени t = 0, а результат преобразования становится доступен для передачи в момент времени t _CNV. Однако результат преобразования загружается в выходной регистр для считывания только при срезе сигнала CS. Для корректного считывания результатов преобразования С срез CS должен быть установлен до завершения преобразования C + 1, то есть в интервале t _CNV … (t _CYCLE + t _CNV).

Для достижения номинальных рабочих характеристик микросхемы необходимо исключить переключение цифровых сигналов в течение времени тихой выборки t _{QT_ACQ} (табл. 3) и времени апертурного молчания t _{D_CNVCAP} (табл. 3).

Любой шум во время апертурного молчания ( t_{D_CNVCAP} ) может отрицательно повлиять на результат текущего преобразования, любой шум во время тихой выборки ( t_{QT_ACQ} ) может отрицательно повлиять на результат последующего преобразования.

Выполнение этих требований обеспечивает наилучшие результаты преобразования; на рис. 4 – 5 представлены графики дифференциальной и интегральной нелинейностей при максимальной частоте дискретизации 200 Квыб/с.

Таким образом, в микросхеме выделены две временные зоны для передачи данных:

• зона 1 длительностью t _CNV … ( t _CYCLE − t _{QT_ACQ} );
• зона 2 длительностью ( t _CYCLE + t _{D_CVNCAP} ) … ( t _CYCLE + t _CYCLE − t _{QT_ACQ} ).

Время отклика АЦП (t _{RESP_ZONE1} и t _{RESP_ZONE2}) – разница во времени между началом преобразования C и получением данных преобразования C. Время отклика (t _{RESP_ZONE1} и t _{RESP_ZONE2}) включает время преобразования t_CNV и время передачи данных t _{READ_ZONE1} и t _{READ_ZONE2} и, таким образом, зависит от выбранной зоны передачи данных.

В зоне 1 считывание проводится сразу после получения данных до запуска нового преобразования (рис. 6). Однако из-за ограничения значения тактовой частоты SPI-интерфейса (не более 10 МГц) длительность чтения данных составит около 2 мкс, и микросхема не обеспечит максимальное быстродействие.

В зоне 2 считывание проводится после запуска следующего преобразования (рис. 7). Время отклика АЦП при считывании в зоне 2 больше, чем при считывании в зоне 1, но таким образом гарантируется быстродействие 200 Квыб/с.

Микросхема освоена в компактном 28 выводном металлокерамическом корпусе МК 5123.28–1.01 размерами 6,5x6,5 мм (рис. 8) и рассчитана для работы в широком температурном диапазоне  –60… 125 °C.

АЦП также предназначен для промышленных применений в металлополимерном корпусе QFN-28 размерами 5,0x5,0 мм (рис. 9) Для оценки характеристик микросхемы разработана демонстрационная плата КФЦС.441461.323 (рис. 10), которая обеспечивает основные возможные режимы работы микросхемы. Плата доступна по предварительному заказу.

Микросхемы обладают высокой надежностью (наработка до отказа – свыше 100 000 ч) и стойкостью к СВВФ, включая факторы космического пространства (стойкость к ТЗЧ не менее 60 МэВ·см2 /мг).

АЦП доступны для заказа с приемкой «ОТК». Плановый срок серийного освоения – II кв.2025 г. В дальнейшем запланировано освоение микросхемы с приемкой «ВП».

Микросхемы высоконадежных АЦП разработаны с использованием отечественных материалов (включая полупроводниковые кристаллы). Вероятность срыва поставок из-за санкционных рисков отсутствует.

Ограничений на количество тактовых импульсов в рамках одного кадра передачи данных нет. Возможно считывание только необходимого количества старших битов.

Исходя из требуемых задач в микросхеме выделены две временные зоны для передачи данных:

• зона 1 характеризуется меньшим временем отклика и меньшим быстродействием;
• в зоне 2 считывание проводится после запуска следующего преобразования и с максимальным быстродействием 200 Квыб/с.

Микросхема освоена в двух корпусах: в металлокерамическом для жестких условий эксплуатации (в том числе для разработки специальной аппаратуры) и в пластиковом для промышленного применения.